厚み50μm以下、フレキシブルで曲げにも強い基板内蔵用薄膜コンデンサ
デカップリング・コンデンサのイノベーション
LSI直下の基板内に最短距離で一括内蔵

未来のICT社会に向けて、電子部品もさらなる進化を遂げています。“未来を引き寄せる”技術開発を推進しているTDKが、MLCC(積層セラミックチップコンデンサ)の薄型化限界を克服するソリューションとして、全く新たなコンセプトで開発したのがフレキシブルなシートタイプの薄膜コンデンサ(TFCP)です。

極限の省スペース化が求められる電子機器では、近年、LSIのパッケージ基板の内部(厚み)まで有効活用しようという動きが高まっています。TDKの薄膜コンデンサ(TFCP)は、デカップリング用に多数搭載されるMLCCの搭載スペースを削減するため、基板内蔵用のシートタイプのコンデンサとして開発した製品です。厚さは50μm以下、LSI直下のパッケージ基板内部に内蔵させることで、高周波領域できわめてすぐれたデカップリング効果が得られます。とりわけデータセンターのサーバなど、さらなる高周波化・高速化が求められているハイエンド機器のデカップリングコンデンサとして最適です。また、薄くフレキシブルであるため、スマートフォンをはじめとするモバイル機器ほか、ウェアラブル機器やIoTデバイスなどへの活用にも期待されています。

TDKの薄膜コンデンサ(TFCP)の特長

ニッケル箔に誘電体の薄膜を形成して薄い銅電極を重ねた構造のシート状のコンデンサ
高結晶化チタン酸バリウム系誘電体の採用により高誘電率を達成(比誘電率：～1000)
超薄型(厚み50μm以下)でフレキシブル、自由な形状で使用可能
ビルドアップ基板のインターポーザ内に、多数のコンデンサの一括内蔵を実現
電極パターンの設計により、任意の静電容量が可能
データセンターのサーバなど、ハイエンド機器のさらなる高周波化・高速化・省電力化をアシスト

主な用途

基板内蔵用コンデンサ
高速LSIのデカップリング

1
背景
2
TDKの素材技術と薄膜技術が可能にした基板内蔵に最適な薄膜コンデンサ(TFCP)
3
インターポーザ基板に多数のコンデンサを一括内蔵
4
LSI直下の基板内蔵によるデカップリングでインピーダンスを約73%低減
5
まとめ
6
お問い合わせ、資料提供などについて

背景

半導体の製造プロセスの微細化は、マイクロプロセッサやメモリ、FPGA、システムLSIなどのデジタルLSIの高速化・高周波化を推進し、ICT社会の発展を牽引してきました。その反面、LSIの駆動電圧の低電圧化により、供給される電源電圧には高度なPI(パワーインテグリティ：電源の品質)が求められるようになっています。電源ラインの電圧変動は、回路を不安定にして誤動作を起こしたり、ノイズを増大させたりするおそれがあるからです。

その対策として、電源ラインとグランド間にコンデンサが多数接続されます(図1)。LSIに流れる電流量が急激に変化した場合でも、コンデンサに蓄えられた電荷によって電圧変動を抑制するとともに、ノイズの原因となる交流成分をグランド側にバイパスします。これをデカップリングといいます。つまり、LSI側からみた電源ラインとグランド間のインピーダンスをできるだけ小さい値に抑えることにより、PIの向上を図っています。

図1　電源ラインのデカップリングコンデンサ

コンデンサの交流の通しやすさは、交流の周波数とコンデンサの静電容量で決まります。周波数が高くなるほど、また静電容量が大きいほど通しやすい性質があります。ただし、コンデンサにはリード線や電極などがもつ回路図には現れないインダクタ成分や抵抗成分があります。これをESL(等価直列インダクタンス)、ESR(等価直列抵抗)といいます。

デカップリングにおいては、広い周波数範囲で交流成分を減衰させるために、通常、複数のコンデンサを組み合わせて並列接続されます。低周波の交流成分のバイパスには電解コンデンサなどの大容量のコンデンサが使われますが、高周波領域ではインピーダンスを下げるために、ESLやESRが小さいコンデンサが求められます。このため、高周波領域のデカップリングにはMLCC(積層セラミックチップコンデンサ)が多用されます。MLCCはESLやESRが小さく、インピーダンス-周波数特性にすぐれているからです。

デカップリング用としてLSI周辺に搭載されるMLCCは、数10個～100個前後に及ぶこともあります。その一方で、LSIパッケージの小型・薄型化が進み、MLCCの搭載スペースの確保が難しくなっています。また、デカップリングコンデンサは、LSIの電源端子の近くで、できるだけ短距離でグランドに接続するのが原則です。配線路が分岐したり延長したりすると、配線がもつESLやESRにより、インピーダンスが高くなってしまい、デカップリング効果が低下してしまうからです。

そこで、こうした問題の有力なソリューションの一つとなるのが、LSIを実装する基板内部の活用です。たとえば、基板内部にキャビティ(空洞)を設けて、薄型のMLCCを埋め込むという方法は、従来から採用されてきました。しかし、積層工法で製造されるMLCCでは、厚みは0.1mm前後が限界です。また、多数のMLCCを基板に内蔵させるのは技術的にも困難で、得策とはいえません。TDKは厚さ＜50umという新開発フレキシブル薄膜コンデンサ（TFCP）でこの課題を解決します。図2に示すように、LSI周辺に配置していたMLCCにかわり、LSI直下の基板内部にLSIと最短距離で内蔵させたり、基板内部のベアチップの直下に埋め込むことができるシート状のコンデンサです。

図2　表面実装MLCCからシートタイプの薄膜コンデンサ(TFCP)の基板内蔵ソリューション

TDKの素材技術と薄膜技術が可能にした基板内蔵に最適な薄膜コンデンサ(TFCP)

TDKの薄膜コンデンサ(TFCP)は、誘電体の薄膜を2枚の薄い金属ではさんだ構造のコンデンサです(図3)。下部電極となる高純度のニッケル(Ni)箔に、チタン酸バリウム系の誘電体の薄膜をスパッタリング法で形成してから、上部電極となる銅を薄膜形成して製造されます。

図3　TDKの薄膜コンデンサ(TFCP)の構造

主な仕様・電気的特性
シート厚み	50μm以下
静電気容量	1.0μF/cm²
比誘導率	～1000
tanδ	0.1以下
動作電圧	4V以下

TDKではスパッタリングなどの製造装置も内製し、ピンホールやクラックなどがほとんどない良質の誘電体膜を形成することにより、きわめて高い歩留りでシート状の薄膜コンデンサを量産する技術を確立しました。全体の厚みは50μm以下の超薄型かつフレキシブルなのが特長で、鉛筆ほどの太さのものに巻きつけても欠陥が発生しません。

また、静電容量は1cm²あたり1μFと、これまでの常識をくつがえす高い静電容量を実現しました。これはチタン酸バリウム系誘電体の材料設計と最適化と、スパッタリング後のアニール(熱処理)により、誘電体薄膜の高結晶化を促進し、従来よりも桁違いに高い比誘電率(～1000)を達成したことによるものです。

本記事ではLSIのデカップリング用途を中心に、パッケージ基板にシート状で積層する工法についてご紹介します。

インターポーザ基板に多数のコンデンサを一括内蔵

半導体デバイスの高集積化には、パッケージング技術や実装技術が大きく寄与しています。半導体パッケージは外部環境からチップを保護するとともに、プリント配線板と電気的に接続するという重要な役割があります。広く採用されているFC(フリップチップ)-BGA(ボールグリッドアレイ)基板など、LSIではビルドアップ基板を用いたインターポーザが、LSIとプリント配線板の仲介役のパッケージとして使われます。

ビルドアップ基板は、コア層となる積層基板の上下層に、レーザーなどで穴あけしてビアを形成し、めっきで層間を電気的に接続しながら1層ずつ積み重ねていく工法で製造されます(コアレスの薄型タイプもあります)。
ビルドアップ基板のインターポーザは一般に1～2mm程度の厚みで、ビルドアップ層の層間は100μm程度しかありませんが、近年、このインターポーザ基板内部を有効活用する技術が注目されています。もともとビルドアップ基板は半導体の製造技術をパッケージ基板に応用したもので、プリント配線板(PCBなど)とくらべて、きわめて高精度に製造できるからです。TDKのコンデンサ(TFCP)は、こうした先進ニーズに応え、全く新たなコンセプトにより開発した製品です。

図2で紹介したシート状の薄膜コンデンサの写真は、内蔵コンデンサとして誕生する前の製品の外観であり、インターポーザへの内蔵にあたっては、インターポーザの製造過程で基板に積層されて加工され、多数の内蔵コンデンサとして誕生します。これは以下の図4に示すようなプロセスで行われます。

図4　インターポーザ基板への薄膜コンデンサ(TFCP)の内蔵プロセス例

まず薄膜コンデンサ(TFCP)のシートを所定のサイズ・形状にカットしてから、下部電極となるニッケル層をフォトリソグラフィによりパターニングします。次に、絶縁層をはさんで基板に積層してから、上部電極となる銅層をパターニングします。
ここからは一般的なビルドアップ工法となります。レーザーなどで絶縁層にビア(穴)をあけて、めっきで層間を電気的に接続するとともに、配線パターンをフオトリソグラフィで形成していきます。パターニングには、銅箔から不要のパターンを除去するサブトラクティブ法と、絶縁層の上に銅のパターンをつけるアディティブ法があります。ビルドアップ基板は、この両方が利用されます。この工程を繰り返すことで、基板内部に多数のコンデンサを内蔵させた立体的な配線路が構築されます。

図5に示すように、薄膜コンデンサはLSI直下の電源プレーンとグランドプレーンとの間に形成されます。静電容量は電極のパターニングによって自由に設計でき、多数のコンデンサを一括形成して内蔵できるのが最大の利点です。ユニークなシート構造の薄膜コンデンサを、ビルドアップ工法と巧みに組み合わせて内蔵させるという斬新なアイデアにより、LSI直下のインターポーザ基板内にLSIと最短距離で配置することが可能になりました。このため、きわめて効果的なデカップリングが実現するとともに、パッケージ基板の大幅な省スペースももたらします。

図5　インターポーザ基板の構造と内蔵された薄膜コンデンサ(TFCP)の模式図

LSI直下の基板内蔵によるデカップリングでインピーダンスを約73%低減

薄膜コンデンサの基板内蔵によるデカップリング効果のシミュレーション例を図6に示します。
グラフは、①MLCCをパッケージ裏面に表面実装したもの、②MLCCを基板内に内蔵させたもの、③薄膜コンデンサ(TFCP)の基板内蔵+MLCCの表面実装のそれぞれの電気特性をシミュレーションしたものです。

①のMLCC表面実装では、100MHz帯の高周波領域に大きなインピーダンスピークが現れています。また、MLCCを基板内に内蔵させた②でも、高周波領域のインピーダンスピークは半分ほどに抑えられているものの、十分抑えられていません。

これに対して、③の薄膜コンデンサ(TFCP)を内蔵させたパッケージ構造においては、高周波領域のインピーダンスが約27%までに抑えられています。このように、大幅なデカップリング効果が得られるのは、LSI直下に薄膜コンデンサを配置することで、電源ラインとグランドライン間の接続距離を短縮でき、従来では不可能であった低ESL化が達成できたからです。

図6　各種パッケージ構造による電気特性のシミュレーション例

まとめ

TDKのコアテクノロジーである素材技術と、HDDヘッド製造などで培った薄膜技術などを駆使して開発したのが、ユニークなシート状のコンデンサである薄膜コンデンサ(TFCP)です。 2016年より量産を開始し、すでにデータセンターのサーバなど、ハイエンド機器のCPUのデカップリング用などとして採用され始めています。LSI直下のパッケージ基板内に配置することで、小型化・省スペースが実現するとともに、さらなる高速化・高周波化・省電力化を実現します。このため、IoT時代の情報量増大への対応にも、大きく貢献するものと期待されています。

TDKの薄膜コンデンサ(TFCP)は、シート構造であるため、多層化により静電容量を増加させることも可能です。静電容量を倍増させた製品の量産技術はすでに確立しており、将来的には10倍前後までの大容量化を目指して、さらなる研究開発を進めています。
TDKでは、新たな誘電体材料の開発や、薄膜形成技術の深化によりさまざまな特性をもったシートの開発に取り組んでまいります。

TDKの薄膜コンデンサ技術のこれからの展開にご注目ください。
本記事の製品・技術により、お役立てできる案件がございましたら、ぜひお気軽にご連絡ください。

お問い合わせ、資料提供などについて

お客様のお問い合わせにスピーディに対応いたします

サンプル請求、プレゼンテーションのご要望など
どんなご質問・ご要望にもスピーディにお応えいたします。
下記のお問い合わせ窓口よりお気軽にご連絡ください。

お問い合わせ先のご案内

メールでのお問い合わせ

【注意事項】
※お名前、会社名、部署名を記載の上、お問い合わせください。
　ご記入いただいた個人情報は、お問い合わせへの回答、情報提供のために使用させていただきます。
※正しくご記入いただけない場合やお問い合わせ内容によっては、回答できない場合がございます。
※お問い合わせ内容によっては、回答にお時間をいただく場合がございます。